Module `Cyclesim.Combine_error`

type t = { cycle_no : Hardcaml__.Import.int; clock_edge : Hardcaml.Side.t; port_name : Hardcaml__.Import.string; value0 : Hardcaml.Bits.t; value1 : Hardcaml.Bits.t; }