Up – hardcaml » Hardcaml__ » Xilinx » Lut4

Module `Xilinx.Lut4`

val max_lut : Hardcaml__.Import.int